CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - vhdl code

搜索资源列表

  1. jpegencode_latest.tar

    0下载:
  2. JPEG encoder VHDL code
  3. 所属分类:Compress-Decompress algrithms

    • 发布日期:2017-04-01
    • 文件大小:210493
    • 提供者:liruoyu
  1. conv.vhd

    0下载:
  2. 卷积编码的VHDL代码,公司内部资料,不是个人随便编写的-VHDL code of convolutional encoding
  3. 所属分类:Communication

    • 发布日期:2017-03-22
    • 文件大小:6115
    • 提供者:魏强
  1. ADAPTIVEFILTER

    0下载:
  2. 采用vhdl代码描述自适应滤波器,具有很好的可参考性,和实用性-Vhdl code to describe the use of adaptive filter, can be found with a good nature and usefulness of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:742661
    • 提供者:shao
  1. VHDL

    0下载:
  2. 双口RAM模块源代码(VHDL),用于开发FPGA的双口RAM,可以直接下载到工程中使用。-Dual-port RAM module source code (VHDL), for the development of FPGA' s dual-port RAM, can be directly downloaded to the project use.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:738
    • 提供者:wu
  1. stopwatch

    0下载:
  2. 数字秒表的VHDL代码。当设计文件加载到目标器件后,设计的数字秒表从00-00-00开始计秒。,直到按下停止按键(按键开关S2)。数码管停止计秒。按下开始按键(按键开关S1),数码管继续进行计秒。按下复位按键(核心板上复位键)秒表从00-00-00重新开始计秒。-The VHDL code for digital stopwatch. When the design document loaded into the target device, the designed digital stop
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-01-11
    • 文件大小:1457
    • 提供者:王唐小菲
  1. reinformationregardingapplicationfee

    0下载:
  2. paper format that includes Viterbi Decoder complete VHDL code for the document. Nh format paper format that include s Viterbi Decoder complete VHDL code for the document. Nh format paper format that includes Viterbi Decoder complete VHDL code for the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:430743
    • 提供者:awa
  1. divider

    0下载:
  2. a clock divider vhdl code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:236941
    • 提供者:mansih
  1. viterbi_binary_hard_c

    0下载:
  2. vhdl code for viterbi decoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:4317
    • 提供者:anjali
  1. attachments_2010_01_29

    0下载:
  2. dct and idct vhdl code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:72887
    • 提供者:suhu
  1. VHDL(LOCK)

    0下载:
  2. 数字密码锁的设计与实现 一.实验目的 1. 学习VHDL的综合设计应用 2. 学习数字密码锁的设计 二.实验内容 设计一个数字密码锁,对其编译,仿真,下载。 数字密码锁具体要求如下: 1.系统具有预置的初始密码“00000001”。 2.输入密码与预存密码相同时,开锁成功,显示绿灯,否则开锁失败,显示红灯。 3.具有修改密码功能。修改密码时,先开锁,开锁成功才可以修改。 4.系统同时具有关锁功能。关锁后,显示红灯。 5.密码由拔码开关表
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:18105
    • 提供者:爱好
  1. 8-layerelevatorrunprogram

    1下载:
  2. 用VHDL代码编写的8层电梯工作过程,有详细的注释-VHDL code is written with 8-layer lift the working process, with detailed notes
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:9539
    • 提供者:guosai
  1. vhdl-pdelay

    0下载:
  2. programmable delay register (16-bit) in VHDL source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:82927
    • 提供者:bfuclin
  1. RS-5-3-CODE

    0下载:
  2. RS(5,3)编码器原程序 程序已经调试过 且比较简短-RS(5,3) coder ,this code is very short
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:465414
    • 提供者:ai锋聆
  1. udp_ip__core_latest.tar

    0下载:
  2. udp/ip stack for just streaming the data over IP video or audio vhdl code to run in vhdl
  3. 所属分类:TCP/IP Stack

    • 发布日期:2017-04-03
    • 文件大小:180191
    • 提供者:prasad
  1. IIr

    0下载:
  2. 十阶巴特沃斯低通滤波器设计(应用时域交叉原理编写的VHDL代码)-10-order Butterworth low pass filter design (application of principles of time-domain cross-written VHDL code)
  3. 所属分类:Other systems

    • 发布日期:2017-04-01
    • 文件大小:943
    • 提供者:郭兴祖
  1. IIR(vhdl)

    1下载:
  2. 基于fpga的数字滤波器设计的vhdl源代码-Fpga digital filter design based on the vhdl source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-06-07
    • 文件大小:7440
    • 提供者:sunnyhp
  1. 8086code

    0下载:
  2. 8086 VHDL Code in Min Mode
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:52988
    • 提供者:arvind
  1. pgvhdl4

    0下载:
  2. vhdl code spwm programme
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:8938
    • 提供者:vhdl
  1. bluetooth_latest.tar

    0下载:
  2. bluetooth design and vhdl code
  3. 所属分类:Communication

    • 发布日期:2017-04-09
    • 文件大小:1849191
    • 提供者:abul
  1. INVERTER

    1下载:
  2. invereter : it convrts dc to ac also it gives uninterruptable ac supply. this is very very very very useful vhdl code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:208359
    • 提供者:vijay kr ram
« 1 2 3 45 6 7 8 9 10 ... 50 »
搜珍网 www.dssz.com